2026-10-14 04:00:39 +02:00
2026-10-14 04:00:39 +02:00
2026-10-13 16:29:32 +02:00
2026-10-14 04:00:39 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-14 04:00:39 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-14 04:00:39 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00
2026-10-13 16:29:32 +02:00

Patronage Engineering Bench v0.5

Überarbeiteter Engineering-Entwurf auf Basis von HSM-Plan-v0.4-Zwischenstand(1).zip und RFQ PS 2026 001 v1.1. Stand: 13. Oktober 2026.

Zuerst ansehen: OPEN-3D.html im Desktop-Browser öffnen. Die Ansicht funktioniert offline, lässt sich drehen, zoomen und explodieren. Bauteile können angeklickt werden. Die STEP-Baugruppe liegt unter models/Patronage-Bench-v0.5.step, statische Ansichten unter renders/. Die editierbare Platine öffnet sich über cad/HSM-v0.5.kicad_pro.

Was überarbeitet wurde

  • 200 × 150 mm Laborplatine mit zugänglichen Anschlüssen, Messpunkten und Debug.
  • Voll bestückter 1S-Akku-Power-Path mit BQ25895, externer TPS61088-Stufe, Hardware-Ladefreigabe, NTC und fünf bestückten Messshunts.
  • POWER / DATA / FLASH als getrennte USB-C-Anschlüsse, SERVICE als USB-A; Hardware-Priorität für FLASH, CM4-OTG-Rollenwahl, Boot- und Reset-Zugänge.
  • Standard-ARM10-SWD, beide UARTs, Display-MISO, abtrennbare Busverbindungen, Zugriff auf beide Seiten der SPI-Puffer und lokale Massepunkte.
  • Neues maßstäbliches 3D-Modell: Grundplatte, echte Bauteilgehäuse mit Pins, detaillierte CM4-Geometrie, geneigte Displayaufnahme, Akkuhalter und Kabelwege.
  • Konsistente lokale Bibliotheken, native Prüfberichte, BOM, Pin-/Netztabelle, Beschaffungsergänzungen und ein konkreter Altium-Übergabeleitfaden.

Exakter Prüfstand

KiCad 9.0.9: 17 Schaltplanseiten, 287 elektrische Bauteilreferenzen, 293 Footprints inklusive sechs Befestigungsbohrungen. ERC: 0 Befunde. Die unabhängige Prüfung der exportierten Netzliste besteht 26 Prüfungen einschließlich 1.024 stabiler Logikkombinationen. Diese Prüfung simuliert keine Schaltverzögerungen.

Das PCB ist platziert, aber nicht geroutet: 0 Leiterbahnsegmente, 0 Vias, 499 offene Verbindungen im nativen DRC-Bericht. Unter den hinterlegten Projektregeln bestehen 0 weitere DRC-Befunde. Das ist keine bestandene Fertigungs-DRC. Die zwei inneren Flächen sind vorläufige Versorgungs-/Masseflächen; Stackup, USB-Impedanz, Stromschleifen und thermische Auslegung sind noch freizugeben. Ein unvollständiger Autorouting-Versuch wurde nicht in die Quelldatei übernommen.

Es wurde kein Altium-Import ausgeführt und keine Hardware gemessen. Gerber, Bohrdaten und Bestückungsdaten werden erst aus dem fertig gerouteten, freigegebenen Stand erzeugt. placement.csv dient der Prüfung, nicht als fertige Maschinenfreigabe. Die noch notwendigen Arbeiten stehen mit Zuständigkeit und Prüfnachweis in docs/release-gates.csv und im Engineering-Review-PDF.

Akku und Leistung

Der Akku ist Bestandteil der Grundausstattung: geschützt, 1S, ungefähr 4 Ah, 4,2 V Ladeschlussspannung und NTC. Das 3D-Modell zeigt einen beschrifteten Planungsraum von 75 × 55 × 10 mm. Ein konkreter Pack ist noch auszuwählen.

Die überarbeitete Eingangsstufe zielt bei erkannter 5-V-/3-A-Quelle auf 2,65 A konfigurierten Eingangsstrom. Der BQ behält seine analoge Strombegrenzung; CC-Erkennung ist keine USB-PD-Aushandlung. USB-Ports am Computer können geeignete Quellen sein, wenn sie die benötigte Leistung tatsächlich anbieten.

Der Akku kann Leistungsspitzen ergänzen. Er beseitigt keine dauerhaft negative Leistungsbilanz. Die Annahmen und Reserven sind in verification/power-budget.json nachrechenbar. USB-only-Start, Pack-only-Start, Laden unter Last und eigenständiges CM4-Recovery sind weiterhin reale Abnahmetests. Insbesondere startet der BQ mit einem niedrigen Registerlimit; der physische FLASH-Jumper konfiguriert dieses nicht.

Dateien für die Übergabe

Datei / Ordner Zweck
docs/Engineering-Review-v0.5.pdf Überblick, RFQ-Abgleich, Ergebnisse und offene Freigaben
docs/HSM-Schaltplan-v0.5.pdf Alle 17 Schaltplanseiten
docs/Patronage_Engineering_RFQ_v1.1.pdf Bestehende Ausschreibungsgrundlage, unverändert
cad/ Editierbares KiCad-Projekt und lokale Symbol-/Footprint-Bibliotheken
models/Patronage-Bench-v0.5.step Gesamte Laborbaugruppe
models/Carrier-PCB-v0.5.step PCB-Baugruppe einschließlich CM4
models/*.stl, models/*-*.step Mechanische Einzelteile; Fit-/Fertigungsprüfung erforderlich
models/components/, models/vendor/ Lokale Bauteilgeometrie und CM4-Quelldatei
bom-detailed.csv, procurement-extras.csv Bauteile und zusätzlich zu beschaffende Kit-Teile
pin-net-map.csv, placement.csv Netzbelegung und Platzierungsdaten
docs/ALTIUM-HANDOFF.txt Import, Abgleich und spätere Produktionsausgaben
docs/BRINGUP-ACCEPTANCE.txt Auszuführende Inbetriebnahme und Abnahme
verification/ Native und unabhängige Prüfberichte mit offenem Status
scripts/ Reproduzierbare Generatoren, Prüfung, CAD und Darstellung

Die zwei Hirose-Sockel des CM4 sind in einem kombinierten M1-Footprint enthalten. Sie sind zusätzlich zum CM4-Modul zu beschaffen; siehe procurement-extras.csv. Für die spätere Bestückungsfreigabe muss der Lieferant die beiden Sockel als getrennte Bestückpositionen abbilden. Die aktuelle BOM enthält noch generische Passivteil- Spezifikationen und Kandidaten; sie ist keine vollständig bestellbare Produktions-BOM.

Reproduzieren ohne versehentliches Überschreiben

Die CAD-Dateien sind die bearbeitbaren Übergabequellen. Reines Anzeigen oder Exportieren führt keinen Generator aus. Python-Skripte mit pcbnew benötigen KiCad-Python (hier /usr/bin/python3); Mechanik und Dokumente wurden mit CadQuery 2.7 und ReportLab erstellt, Renderings mit Blender 4.0.2, der Offline-Viewer mit Three.js r128.

python3 scripts/check.py aktualisiert ausschließlich die Prüfberichte aus den bestehenden CAD-Dateien. Danach führt es scripts/verify.py aus. Der Befehl meldet offene PCB-Verbindungen ausdrücklich und erteilt keine Produktionsfreigabe.

Explizite Neugenerierung in einer Arbeitskopie: scripts/schematic.py überschreibt Schaltpläne und Tabellen. scripts/board.py überschreibt die Platine und löscht damit vorhandenes Routing. Diese Skripte niemals unüberlegt auf eine weiterentwickelte Altium-/KiCad-Fassung anwenden. Anschließend wären silkscreen.py, prepare_routing.py, geometry.py, mechanical.py, bind_models.py und viewer.py bewusst auszuführen. prepare_routing.py erzeugt lediglich vorläufige Flächen und eine DSN-Datei.

Modellquellen und Fremdlizenzen: docs/SOURCES.txt, docs/footprint-NOTICE.txt und viewer/LICENSE-three.txt. Der CM4-Import ist ein detailliertes Familienmodell; die exakte nicht-funkende Modulvariante und alle mechanischen Toleranzen sind vor Fertigungsfreigabe zu bestätigen. Renderings und Kabelwege ersetzen keine Fit-Prüfung.

S
Description
Collection of valuable documents, schematics etc.
Readme
365 MiB
0 Stars 1 Watchers 0 Forks
Languages
Python 62.9%
C 18.6%
Cython 9.9%
HTML 5.5%
XSLT 1.7%
Other 1.4%